Contenido principal del artículo

Autores

En este trabajo se presenta el diseño en hardware reconfigurable de los sub-bloques que constituyen un sistema RSA de criptografía. Se presentan las diferentes arquitecturas que reproducen los algoritmos seleccionados y los resultados de simulación comportamental obtenidos a partir de la especificación en lenguajes de descripción de hardware. De igual forma se presentan algunos análisis de desempeño de los bloques constituyentes mencionados.

Freddy Bolaños Martínez

Ingeniero Electrónico, Estudiante Maestría en Ingeniería
Electrónica - Universidad del Valle - Grupo de Investigac.
en Arquitecturas Digitales y Microelectrónica - Escuela de
Ingeniería Eléctrica y Electrónica - Facultad de Ingeniería - Universidad del Valle, Santiago de Cali, Colombia.

Rubén Darío Nieto Londoño

M.Sc., Estudiante del Programa de Doctorado en
Ingeniería - Universidad del Valle - Grupo de Investigación en Arquitecturas Digitales y Microelectrónica - Profesor Asistente - Escuela de Ingeniería Eléctrica y Electrónica - Facultad de Ingeniería - Universidad del Valle, Santiago de Cali, Colombia.

Álvaro Bernal Noreña

Ph.D., Profesor Titular - Escuela de Ingeniería Eléctrica
y Electrónica - Facultad de Ingeniería - Universidad del
Valle, Santiago de Cali, Colombia.
1.
Bolaños Martínez F, Nieto Londoño RD, Bernal Noreña Álvaro. Implementación de un Hardware econfigurable de los Bloques de un Sistema RSA. inycomp [Internet]. 7 de junio de 2011 [citado 26 de abril de 2024];6(2):25-34. Disponible en: https://revistaingenieria.univalle.edu.co/index.php/ingenieria_y_competitividad/article/view/2276