Regulador de Voltaje -LDO- completamente integrado de baja caída de tensión, alta velocidad y bajo consumo de área
Barra lateral del artículo
Contenido principal del artículo
Este artículo presenta el diseño de un regulador de voltaje de baja caída de tensión, el cual presenta un bajo
consumo de potencia y área, así como una respuesta transitoria optimizada. La reducción en área se logra mediante
la polarización del transistor de potencia en la región de triodo. Así mismo, se hace uso de una red de polarización
dinámica con el propósito de reducir a 300ns el tiempo de establecimiento para cualquier cambio en la corriente de
carga (desde 100μA hasta 100mA). El regulador es diseñado en la tecnología Silterra CMOS estándar de 0.18μm, y
proporciona un voltaje regulado de 1.8V. Todo el circuito es polarizado únicamente con 2.3μA para cargas inferiores
a 1mA, y puede recuperarse en 0.3μs para cualquier cambio en la carga y voltaje de entrada. Además, el regulador
no necesita de ningún capacitor externo para garantizar su estabilidad.
Los autores que publican en esta revista están de acuerdo con los siguientes términos:
Los autores ceden los derechos patrimoniales a la revista y a la Universidad del Valle sobre los manuscritos aceptados, pero podrán hacer los reusos que consideren pertinentes por motivos profesionales, educativos, académicos o científicos, de acuerdo con los términos de la licencia que otorga la revista a todos sus artículos.
Los artículos serán publicados bajo la licencia Creative Commons 4.0 BY-NC-SA (de atribución, no comercial, sin obras derivadas).