Implementación de un Hardware econfigurable de los Bloques de un Sistema RSA
Contenido principal del artículo
En este trabajo se presenta el diseño en hardware reconfigurable de los sub-bloques que constituyen un sistema RSA de criptografía. Se presentan las diferentes arquitecturas que reproducen los algoritmos seleccionados y los resultados de simulación comportamental obtenidos a partir de la especificación en lenguajes de descripción de hardware. De igual forma se presentan algunos análisis de desempeño de los bloques constituyentes mencionados.
- Arreglo de puertas programables por campo
- lenguajes de descripción
- Aritmética de residuos
- Criptografía de clave pública.
1.
Bolaños Martínez F, Nieto Londoño RD, Bernal Noreña Álvaro. Implementación de un Hardware econfigurable de los Bloques de un Sistema RSA. inycomp [Internet]. 7 de junio de 2004 [citado 16 de diciembre de 2025];6(2):25-34. Disponible en: https://revistaingenieria.univalle.edu.co/index.php/ingenieria_y_competitividad/article/view/2276
Descargas
Los datos de descargas todavía no están disponibles.
Los autores que publican en esta revista están de acuerdo con los siguientes términos:
Los autores ceden los derechos patrimoniales a la revista y a la Universidad del Valle sobre los manuscritos aceptados, pero podrán hacer los reusos que consideren pertinentes por motivos profesionales, educativos, académicos o científicos, de acuerdo con los términos de la licencia que otorga la revista a todos sus artículos.
Los artículos serán publicados bajo la licencia Creative Commons 4.0 BY-NC-SA (de atribución, no comercial, sin obras derivadas).