Contenido principal del artículo

Autores

Este artículo presenta el diseño de un regulador de voltaje de baja caída de tensión, el cual presenta un bajo
consumo de potencia y área, así como una respuesta transitoria optimizada. La reducción en área se logra mediante
la polarización del transistor de potencia en la región de triodo. Así mismo, se hace uso de una red de polarización
dinámica con el propósito de reducir a 300ns el tiempo de establecimiento para cualquier cambio en la corriente de
carga (desde 100μA hasta 100mA). El regulador es diseñado en la tecnología Silterra CMOS estándar de 0.18μm, y
proporciona un voltaje regulado de 1.8V. Todo el circuito es polarizado únicamente con 2.3μA para cargas inferiores
a 1mA, y puede recuperarse en 0.3μs para cualquier cambio en la carga y voltaje de entrada. Además, el regulador
no necesita de ningún capacitor externo para garantizar su estabilidad.

Andrés F. Amaya, Universidad Industrial de Santander

Electrical Engineering School

Héctor I. Gómez, Universidad Industrial de Santander

Electrical Engineering School

Guillermo Espinosa, Instituto Nacional de Astrofísica

Óptica y Electrónica
1.
Amaya AF, Gómez HI, Espinosa G. Regulador de Voltaje -LDO- completamente integrado de baja caída de tensión, alta velocidad y bajo consumo de área. inycomp [Internet]. 19 de junio de 2015 [citado 18 de abril de 2024];17(1):153-60. Disponible en: https://revistaingenieria.univalle.edu.co/index.php/ingenieria_y_competitividad/article/view/2210