Arquitectura hardware para la implementación de la transformada discreta Wavelet 2D

  • Norma X. Rios Institucion Universitaria Antonio Jose Camacho
  • Alvaro Bernal-Norena Universidad del Valle

Resumen

El artículo presenta una arquitectura hardware que desarrolla la transformada Wavelet en dos dimensiones sobre una FPGA, en el diseño se buscó un balance entre número de celdas lógicas requeridas y la velocidad de procesamiento. El artículo inicia con una revisión de trabajos previos, después se presentan los fundamentos teóricos de la transformación, posteriormente se presenta la arquitectura propuesta seguida por un análisis comparativo. El sistema se implementó en la FPGA Ciclone II EP2C35F672C6 de Altera utilizando un diseño soportado en el sistema Nios II.

Como citar
RIOS, Norma X.; BERNAL-NORENA, Alvaro. Arquitectura hardware para la implementación de la transformada discreta Wavelet 2D. INGENIERÍA Y COMPETITIVIDAD, [S.l.], v. 16, n. 1, p. 69-81, jun. 2014. ISSN 2027-8284. Disponible en: <http://revistaingenieria.univalle.edu.co/index.php/ingenieria_y_competitividad/article/view/3714>. Fecha de acceso: 21 sep. 2017 doi: https://doi.org/10.25100/iyc.v16i1.3714.
Sección
Artículos

Palabras clave

arquitectura de hardware, FPGA, procesador Nios, transformadora discreta Wavelet